弊社担当営業または、こちらへご連絡ください。

最少個数は40個（8"wafer）または100個（12"wafer）。40個（または100個）以上の場合は、40個（または100個）単位で最大200個までのご注文が可能です。
8"waferか12"waferかは、プロセスと日程により異なりますので、弊社営業にご確認ください。

1ブロックの基本サイズは、0.13μm～0.35μmプロセスの場合は25mm²、90nmプロセスの場合は16mm²、65nmプロセスの場合は12mm²です。
これはデータエリアとしてのサイズで、スクライブライン、シールリングは含まれていないため、基本サイズぎりぎりまで設計可能です。
1ブロック以上は、面積に比例した価格になります。0.18μmプロセスを例にとると、4mm×6mmサイズのチップは25mm²以下ですので、1ブロック分の価格です。7mm×7mmサイズ（=49mm²）の場合は、1ブロック分の1.96（=49/25）倍の価格です。
価格は弊社担当営業にお問い合わせください。

可能です。ダイシングについては制約事項がありますので、詳しくはエキストラ ダイシング サービスのページをご覧ください。

弊社担当営業または、こちらへご連絡ください。

本サイトの登録ユーザーページで入手することができます。「ユーザーID」でログインしてください。「ユーザーID」はご契約後にご連絡いたします。

ご契約後にお客さま専用のFTPアカウントをご用意いたします。

指定のMT-form、STI（Specific Technology Information）、SOC（TSMC SOC Design Content Declaration Form）とDRC report fileが必要です。
また、パッケージをご希望される場合は、さらにPAD座標、テンプレート（ボンディング接続図）、ダイローテーションマーク図の追加が必要です。
指定のMTForm、STI、SOCなどは、テープアウト1週間前までに、弊社からお送りいたします。

1週間前まで変更可能です。
ご利用のサイバーシャトル日程の1週間前に、テープアウトの最終確認をさせていただきます。
テープアウトの時間指定についても合わせてご連絡しますが、変更は原則としてテープアウト日前日の午前中までにお願いいたします。
＊予約変更の連絡がなく、テープアウトデータのご支給が遅れた場合は、お客様のご負担となりますのでご注意ください。

弊社担当営業へご連絡ください。

オプションサービス（費用別途）として対応いたします。
弊社担当営業へご確認ください。

可能です。TSMC IP、ARMライブラリのページをご覧ください。別途、契約および費用が必要な場合があります。
弊社担当営業へご確認ください。

例えば、0.25μmでは、1P3M、1P4M、1P5Mのデザインのものであれば対応可能です。
同等の異なるプロセス（M3、M4、M5）の設計データの場合、M3、M4、M5のデザイン毎にロットを分割して作製しますので、お客様側でのダミーメタル層を加える等の処置は不要です。
レイアウト検証は、対応したメタル層数のルールに従って行ってください。

対応可能です。詳しくは、パッケージングサービスのページをご覧ください。
また専用パッケージの対応も可能ですので、弊社担当営業または、こちらへご連絡ください。

バックラッピング後のチップ厚は、12mil（約0.3mm）です。
CMOSイメージセンサーとバンピング製品についてはバックラッピングを行いません。

シールリングとスクライブラインが加わりますので、お客さまがMTFormで指定されたウィンドウサイズより大きくなります。
ダイシングされますので、追加分が若干小さくなります。

WAT（wafer acceptance test）とOQA（outgoing quality assurance）によって保証いたします。