LSIデザインサービス低消費電力開発
低消費電力LSI設計技術概要
省エネルギー意識の高まりやモバイル機器の普及により、LSIにおいても低消費電力化が不可欠な要素になっています。
トッパンでは独自の低消費電力設計のノウハウを設計フローの中に取り入れ、低消費電力LSIを実現します。
-
クロックツリーの最適化とクロックゲーティング
クロックツリー構造（段数、ルート設定等）を最適化して、使われていない部分を特定時間内、不活性化する手法です。---クロック系統図を作成し、ツリーの最適化とクロックゲーティングを設計初期段階から取り入れます。
-
論理リサイジング
論理サイズを最適化することで消費電流を低減する手法です。大きくするとスキュー時間が改善されダイナミック電流を削減します。
論理サイズを小さくすると リーク電流が低減します。---過剰ドライバを自動検索し、最適化することでリーク電流を低減させます。
-
ピンスワッピング
負荷容量の少ないゲートのピンに、スイッチングの多い信号を割り付けてダイナミック電流を削減する手法です。---シビアな低消費電力へのご要求に対応できる豊富な実績を有しています。
-
マルチVth
マルチスレッシュホールドライブラリから、個々の論理ゲートごとに高いVthと低いVthを使い分けて、信号スピードとリーク電流のトレードオフを取る手法です。---マルチスレッシュホールドライブラリの作成からチップメイクまで豊富な実績を持っています。
-
パワーゲーティング
機能ブロックごとに電源を管理して、未使用時には電源供給を遮断する手法です。---設計初期段階からIsolation-Cellの実装を行い、CPF(Common Power Format)を用いて妥当性を検証します。
-
マルチ電源電圧
機能ブロックごとに異なるマルチ電源電圧を供給することで消費電力を抑える手法です。---設計初期段階からLevel-Shifterを実装し、CPF(Common Power Format)を用いて異電源間の妥当性を検証します。
